PCIe Electrical PHY(3)-SerDes電路基本結構

1.1 SERDES電路結構 目前主流的基於analog-DFE的SerDes結構如下。主要包括4個模塊：TX/RX/PLL/CDR。其中TX/RX完成信號的傳輸、均衡和接收，PLL產生髮射端的時鐘，CDR產生接收端的時鐘。 均衡電路結構基本上主流廠家均選擇在發射端採用FFE，接收端首先通過CTLE進行一定程度的信道補償，最後將均衡的的主要任務放在DFE上。 隨着PAM4調製信號的應用，analo

>>阅读原文<<