PCIe Electrical PHY(3)-SerDes電路基本結構
1.1 SERDES電路結構 目前主流的基於analog-DFE的SerDes結構如下。主要包括4個模塊：TX/RX/PLL/CDR。其中TX/RX完成信號的傳輸、均衡和接收，PLL產生髮射端的時鐘，CDR產生接收端的時鐘。 均衡電路結構基本上主流廠家均選擇在發射端採用FFE，接收端首先通過CTLE進行一定程度的信道補償，最後將均衡的的主要任務放在DFE上。 隨着PAM4調製信號的應用，analo
相關文章
- 1. PCIe Electrical PHY(5)-PCIe的時鐘結構
- 2. PCIe Electrical PHY(4)-PCIE SPEC第8章指標講解
- 3. PCIe Electrical PHY(1)-高速串行信號特性
- 4. PCIe Electrical PHY(2)-SerDes中的均衡技術
- 5. 電磁鐵基本結構
- 6. PCIE training
- 7. Stratix IV內嵌DPA電路的基本結構
- 8. PCIe板卡結構尺寸
- 9. pcie體系結構筆記
- 10. PCIe體系結構概述
- 更多相關文章...
- • Rust 結構體 - RUST 教程
- • XML 樹結構 - XML 教程
- • Kotlin學習（二）基本類型
- • Kotlin學習（一）基本語法
相關標籤/搜索
每日一句
-
每一个你不满意的现在，都有一个你没有努力的曾经。
歡迎關注本站公眾號,獲取更多信息
