PCIe Electrical PHY(2)-SerDes中的均衡技術

時間 2021-01-13

標籤集成電路 PCIe pcie serdes 均衡 CTLE DFE 欄目負載均衡简体版

原文原文鏈接

均衡的主要作用就是減小Jitter中ISI部分的影響。前面已經講了ISI產生的原因主要是因爲信道帶寬不足，使脈衝信號經過信道之後產生長長的拖尾。 1.1 CTLE 均衡電路分爲連續時間均衡器和離散時間均衡器。從頻域角度做均衡的電路通常是具有高通特性的模擬電路，所以被稱爲連續時間線性均衡器（CTLE）。其結構通常如下圖所示，其優點是線性度高，並且能對信號提供一定的增益。業界主流的做法通常會把均衡的

>>阅读原文<<

1. PCIE 均衡EQ
2. PCIe Electrical PHY(5)-PCIe的時鐘結構
3. 負載均衡技術（一）———負載均衡技術介紹
4. PCIe Electrical PHY(4)-PCIE SPEC第8章指標講解
5. CDN負載均衡技術
6. IP負載均衡技術
7. 負載均衡技術
8. 集羣的負載均衡技術
9. PCIe Electrical PHY(3)-SerDes電路基本結構
10. socket技術與負載均衡
更多相關文章...
• Hibernate的快照技術 - Hibernate教程
• XML 相關技術 - XML 教程
• C# 中 foreach 遍歷的用法
• Docker容器實戰(一) - 封神Server端技術

相關標籤/搜索