用verilog實現有符號數的加法

1. 補碼簡介code 補碼只不過是用來表示帶符號數而已．補碼的原則是： 正數的補碼是其自己，也就是原碼． 負數的補碼是各位取反後加1．也就是其反碼加1．ip eg1： +0 ：0_000_0000 input -0  ：反碼：1_111_1111，加1後溢出了，仍然爲：0_000_0000；io 因此正負0的補碼錶示是同樣的。function eg2：class +1 ：0_000_0001 ；

>>阅读原文<<