基於verilog的同步FIFO設計

基於verilog的同步FIFO設計 工具 vivado2016.2 同步fifo FIFO的英文全稱爲first in first out,顧名思義就是先進先出的意思。fifo又分爲同步fifo與異步fifo，fifo一般做爲不一樣時鐘域之間的數據傳遞，以及不一樣數據接口之間數據匹配。此次主要進行同步FIFO的研究。git 同步fifo原理框圖 由上圖可知fifo主要有輸入：clk,rst_n,

>>阅读原文<<