怎麼用Verilog語言描述同步FIFO和異步FIFO

感謝html 知乎龔大佬緩存 打雜大佬異步 網上幾個nice的博客（忘了是哪一個了。。。。）函數 前言post 雖然FIFO都有IP可使用，但理解原理仍是本身寫一個來得透徹。學習 什麼是FIFO？測試 Fist in first out。先入先出的數據緩存器，沒有外部讀寫地址線，可同時讀寫。spa 規則：永遠不要寫一個已經寫滿了的fifo。設計           永遠不要讀一個讀空了的fifo。

>>阅读原文<<