高度可配置參數化UVM IP驗證環境（上）

本文轉自：http://www.eetop.cn/blog/html/28/1561828-3571697.html 摘要：       參數化的IP是可配置的，這意味着在不同的SOC中IP設計可以有不同的設計參數，設計參數可以對應到協議、端口號、端口名稱、以及內部邏輯。大量的IP設計參數非常影響驗證環境的構建，比如testbench的連接、驅動器、監視器、仿真序列以及功能覆蓋率的建立。 本文呈現

>>阅读原文<<