ZedBoard學習手記（二） 開發自定義AXI總線外設IP核——以LED和開關爲例

原文地址：http://www.eefocus.com/nightseas/blog/12-10/287343_15762.html 想要發揮ZYNQ芯片的特長，讓整個系統協同工作起來，就需要將PS與PL兩部分結合在一起，在Cortex-A9核和FPGA邏輯資源之間建立通信的通道，這條通道就是AXI總線。ZedBoard推出的官方例子中已經介紹瞭如何將Xilinx做好的AXI總線IP（如AXI_T

>>阅读原文<<