ZedBoard+Vivado(三)——自定義AXI外設IP覈實現流水燈

硬件：Zedboard 軟件：Vivado2018.2 + Win10 1 設計 功能：流水燈 語言：Verilog + C 流程：創建工程->創建AXI外設IP核->IP Integrator->綜合、實現、生成Bitstream->SDK 功能圖如下，圖中的GPIO IP使用自定義的AXI外設，而不使用AXI_GPIO 2 流程 2.1 創建工程 參考ZedBoard+Vivado(一) 2.

>>阅读原文<<