FPGA連接DDR2畫法

一、引腳分配原則 1   DQS    DM有固定的引腳   不可變   DQn有8個引腳   該引腳之間可以互相調換位置  但是FPGA其餘IO不能當作DQ使用 如圖： 只有標有DQnR的引腳纔可以被設定爲DQ信號 2  其餘信號地址線EAn 和控制線 CAS  RAS  CKE...隨便在該bank找到IO即可 3  vref引腳要連接DDR的vref  即參考電壓   是DDR2電壓通過電阻

>>阅读原文<<