FPGA DDR2操作

SDRAM: SDRAM中地址線是複用的（行地址線、列地址線）     通過觸發時間不同區分開（行列地址選通） 對SDRAM的操作先是bank地址與行地址選通，然後是列地址選通，從列地址選通到第一筆數據輸出到總線上（讀操作）的這段時間稱爲CL。（列地址選通信號需要經過放大，這一過程需要時間。 雖然由於讀寫延遲相同可以讓數據的傳輸在I/O端是連續的，但它佔用了大量的內存控制資源，在數據進行連續傳輸時

>>阅读原文<<