FPGA實現DDR2的引腳配置

筆者在學習FPGA+DDR2過程中翻看官方手冊的一點心得，但畢竟也是初學，如有理解不正確的地方歡迎諸君指正，感激不盡！ 有問題可發郵件到[email protected]，歡迎騷擾~ 文章目錄 1 Cyclone IV器件的存儲器接口引腳支持 1.1 數據和數據時鐘/選通引腳 1.2 (可選的)奇偶校驗，DM和糾錯編碼引腳 1.3 地址和控制/命令引腳 1.4 內存時鐘引腳 2 Cyclone I

>>阅读原文<<