CPU指令重排與緩存一致性

程序中CPU計算+與內存交互（讀取，賦值），CPU計算速度遠遠高於與內存交互的速度（好比內存與查數據庫）引入緩存提高速度，緩存一致性是保證數據準確性的硬件協議。指令重排無法逾越內存屏障。 緩存一致性的實現，先看看x86的cpu緩存結構。 1、各種寄存器，用來存儲本地變量和函數參數，訪問一次需要1cycle，耗時小於1ns； 2、L1 Cache，一級緩存，本地core的緩存，分成32K的數據緩存L

>>阅读原文<<