S3C2440 ARM芯片時鐘體系

    S3C2440A 中的時鐘控制邏輯可以產生必須的時鐘信號，包括 CPU 的 FCLK，AHB 總線外設的 HCLK 以及 APB 總線外設的 PCLK。S3C2440A 包含兩個鎖相環（PLL）：一個提供給 FCLK、HCLK 和 PCLK，另一個專用於 USB 模塊（48MHz）。     圖 7-1 顯示了時鐘結構的方框圖。主時鐘源來自一個外部晶振（XTIpll）或外部時鐘（EXTCL

>>阅读原文<<