MIPS架構的cpu設計仿真（武漢大學）——2

verilog掌握：語法和C語言類似，看看，不用幾個小時就可以了。 modelsim的簡單使用： 1，新建工程文件New>>project 2，確定工程名以及library名 3，然後創建文件或是導入已存在的文件（爲了後面的仿真演示，所以我這裏就直接導入了寫好的一個在取址模塊 4，導入文件 5,然後編譯文件（選擇全部編譯） 6，進入library工作頁，點擊編譯好的模塊進行仿真 7，選擇要查看的信

>>阅读原文<<