深度解析FPGA的功耗
在傳統的概念中，芯片工藝的改進將會帶來性能的提高，成本的降低。同時，由於芯片內核電壓的降低，其所消耗的功耗也隨之降低，這一點到0.13um時代也是正確的。 但是在工藝進入90nm時代，甚至於以後的40nm或更小的工藝，出現了一點反常，芯片功耗將顯著提高。由於40nm工藝的內核電壓進一步降低，電壓降低的一個負面影響是晶體管中的溝道(channel)內的電場減弱，於是電子移動速度降
相關文章
- 1. FPGA-as-a-Service：深度解析亞馬遜的FPGA加速雲
- 2. FPGA 的功耗概念與低功耗設計研究
- 3. 【FPGA】賽靈思的功耗預算
- 4. [Xilinx FPGA] #7 Xilinx XPower Analyzer[功耗分析器]的使用方法
- 5. [轉載]FPGA功耗那些事
- 6. 小尺寸、低功耗FPGA—CrossLinkPlus問市
- 7. FPGA(三)：功耗結構設計
- 8. FPGA之速度、面積、功耗結構設計
- 9. 手機功耗測試之二：Camera功耗分析和拆解
- 10. Android功耗分析
- 更多相關文章...
- • XML DOM 解析器 - XML DOM 教程
- • TCP滑動窗口機制深度剖析 - TCP/IP教程
- • 算法總結-深度優先算法
- • 互聯網組織的未來：剖析GitHub員工的任性之源
相關標籤/搜索
每日一句
-
每一个你不满意的现在，都有一个你没有努力的曾经。
歡迎關注本站公眾號,獲取更多信息
