verilog編寫數字頻率計

  一個簡易的數字頻率計主要由一個分頻器和計數器構成 ，它的基本原理就是計算 1 秒鐘內被測時鐘上升沿的個數即做它的頻率值。spa    1.   分頻器的做用是由fpga時鐘獲得咱們想要的時鐘 ，這裏假設fpga的晶振爲50Mhz,那麼爲了獲得高電平爲1秒鐘的時鐘信號，就須要對輸入的clk進行25000000倍分頻獲得一個頻率爲2Hz佔空比50 %的使能信號記爲en。3d     2.   計數

>>阅读原文<<