FPGA中的時鐘大討論

關於時鐘的討論 無淪是用離散邏輯、可編程邏輯，仍是用全定製硅器件實現的任何數字設計，爲了成功地操做，可靠的時鐘是很是關鍵的。設計不良的時鐘在極限的溫度、電壓或製造工藝的誤差狀況下將致使錯誤的行爲，而且調試困難、花銷很大。                      在設計PLD/FPGA時一般採用幾種時鐘類型。時鐘可分爲以下四種類型：全局時鐘、門控時鐘、多級邏輯時鐘和波動式時鐘。多時鐘系統可以包括上

>>阅读原文<<