簡單ALU(算術邏輯單元)的verilog實現

2013-06-14 21:39:56函數 簡單ALU(算術邏輯單元)的verilog實現,可實現兩數相加、相減,或一個數的加一、減1操做。post 小結:測試 要學會看RTL圖,可以根據RTL圖大體判斷功能的正確性 代碼:spa 1 module alu_add_sub( 2 rst_n, 3
相關文章
相關標籤/搜索