實驗四 時序邏輯電路的VHDL設計

一、實驗目的 熟悉QuartusⅡ的VHDL文本設計過程，學習簡單時序邏輯電路的設計、仿真和測試方法。 二、實驗 1. 基本命題 用VHDL文本設計觸發器，觸發器的類型可任選一種。給出程序設計、仿真分析、硬件測試及詳細實驗過程。 ① 實驗原理 由數電知識可知，D觸發器由輸入的時鐘信號（CLK）、數據輸入口（D）和數據輸出（Q）構成。本程序通過進程監視CLK和D\，當CLK爲上升沿的時候，將D賦值給

>>阅读原文<<