實驗三 組合邏輯電路的VHDL設計

一、實驗目的 熟悉QuartusⅡ的VHDL文本設計過程，學習簡單組合邏輯電路的設計、仿真和測試方法。 二、實驗內容 1. 基本命題 完成2選1多路選擇器的文本編輯輸入(mux21a.vhd)和仿真測試等步驟。最後在實驗系統上進行硬件測試，驗證本項設計的功能。     2. 擴展命題 將設計的2選1多路選擇器看成是一個元件mux21a，利用元件例化語句設計能夠滿足圖3-1所示仿真波形的邏輯功能的雙

>>阅读原文<<