一位全加器進位輸出Ci+1的時間延遲爲什麼是2T？

若只看一個一位全加器的話，從Ai、Bi、Ci的信號輸入到結果輸出 ，Si時間延遲爲2*3T=6T ，Ci+1的時間延遲爲3T+2T=5T。 但當n個全加器級聯成一個n位加器的時候，Ci這個信號是從低位到高位一級一級產生的。而所有的Ai和Bi是同時輸入的，等到Ci到來時，除了最低位，Ai和Bi已經通過了異或門，因此這個3T的時間延遲不算，所以Ci+1的時間延遲爲2T。

>>阅读原文<<