n位全加器的傳輸延遲時間

上圖爲2位全加器的門電路圖，所表達的時 A i + 1 A i + B i + 1 B i → S i + 1 S i A_{i+1}A_i +B_{i+1}B_i \rightarrow S_{i+1} S_i Ai+1​Ai​+Bi+1​Bi​→Si+1​Si​ Ci爲低位進位，Ci+1爲i位向i+1位的進位，Ci+2爲i+1位向i+2位的進位 n位全加器傳輸延遲時間的推導如下： 1位：S爲

>>阅读原文<<