時序電路的傳輸延時

時序電路的傳輸延時 1. 下圖是時序電路的一些基本延時參數 2. 觸發器時序電路所要滿足的條件 2.1 組合邏輯電路所要滿足的最大延時 在理想情況下，整個時鐘週期都可以用來在組合邏輯中進行計算，但是，觸發器的時序開銷將減少這一計算時間。如果組合邏輯的延時太大，那麼接收元件因沒有充分的建立時間而將採樣錯誤的數值，這稱爲建立時間失效(setup time failure)或最大延時失效(max-del

>>阅读原文<<