【厲害了FPGA】Verilog實現接收幀數據的一種方法（幀數據同步搜索檢測）

    FPGA和其餘設備進行通訊的時候，若是傳輸的是大量數據，確定須要打包（組幀）進行傳輸，並且都須要有幀頭和校驗位來確保幀數據傳輸正確。今天說一下最近本身作的一個項目涉及到的這個問題。spa     當FPGA做爲接收端去接收幀數據的時候，即便保證一幀數據的幀頭是正確的，並且校驗位是正確的也不能百分百保證這幀數據正確接收了，可能狀況：一、數據傳輸有錯誤，可是錯誤的數據也獲得了同樣正確的校驗位；

>>阅读原文<<