時序分析基礎----寄存器時序分析模型

時序分析模型   典型的寄存器之間的時序分析模型如下圖所示：   FPGA中的時序分析就是分析時鐘和數據之間的關係。上圖中，展示的是時序分析中最基本的模型，寄存器與寄存器之間的時序分析模型。 建立時間分析 數據從輸入到第一級寄存器到輸入到第二級寄存器所需要經過的延時由觸發器內部延時Tco、寄存器之間數據路徑的走線延時Tdata和數據相較於扇出源時鐘的延時Tclk1； 所以數據從第一級寄存器到達第二

>>阅读原文<<