VIVADO時序分析練習

VIVADO時序分析練習 時序分析在FPGA設計中是分析工程很重要的手段，時序分析的原理和相關的公式小編在這裏再也不介紹，這篇文章是小編在練習VIVADO軟件時序分析的筆記，小編這裏使用的是18.1版本的VIVADO。 此次的練習選擇的是ZYNQ的芯片，本來工程是工做在100MHz的時鐘，可是做爲練習，咱們能夠把時鐘調到一個極限的程度來進行優化。 首先，打開一個工程，更改一下時鐘頻率，使得工程可以

>>阅读原文<<