EP3C40的時鐘管腳分類和鎖相環(PLL)

我們還可以在圖中看到GCLK，這個就是全局時鐘數，它的概念很重要，全局時鐘數就是一個網絡，它能爲FPGA內部的所有資源提供時鐘信號，爲什麼要它來運作時鐘信號呢？一句話，它能保證到達各種資源的時鐘沿同步，skew非常小。 上圖中我們還可以看出，EP3C40包含了四個鎖相環(PLL),鎖相環支持單端的時鐘輸入和差分的時鐘輸入兩種輸入方式，值得注意的是，只有使用專用的時鐘輸入管腳的時鐘信號才能驅動鎖相環

>>阅读原文<<