FPGA學習（第4節）-FPGA設計中的規則技巧要點及常見語法（重要）

Verilog語言來設計FPGA。不同於用C語言實現功能，C語言你可以用很笨很亂的代碼，基本都能解決問題，但是Verilog設計硬件電路不一樣,如果設計思路不規範，設計代碼邏輯混亂，功能無法實現不說，問題更是不能定位。整理此文目的，希望對大家FPGA設計規範，基本語法的掌握能有一點啓示。在Verilog設計代碼中注意這些規範，以免設計出混亂的電路。 通過讀一些Verilog的書，可以發現，裏面設計

>>阅读原文<<