【轉】分享II→IV FPGA本人的幾個版本電源模塊設計的方案

不少人問我FPGA的電源怎麼怎麼着，固然也有人瞎忽悠亂設計，固然個人設計也不是很完美。。。這裏把我當年第一次設計FPGA，到如今的電源方案，幾個演變、分析的過程，給你們講講。。。

（1）FPGA電源方案1

最後咱們採用3.3V與1.2V的LDO，因爲考慮到板卡3.3V邏輯，所以3.3V耗電量更大。所以選用了電流較大的LM1085，將5V轉換爲3.3V；接着使用1A的1117-1.2，再將3.3V轉換爲1.2V。。這樣對於EP2C8Q208C8N而言，簡單的電路實現3.3V與1.2V電源的供電，屢試不爽，輕鬆愉快。

此外，這裏的D1採用了5.1V的鉗位二極管，防止短接、防止外部輸入電壓太高而燒壞電路！

（2）隨着對FPGA知識的增加，漸漸意識到原來的設計好像有問題。。FPGA非同與CPLD，內核功耗大於IO功耗，所以（1）中的設計，3.3V的LDO壓力會很大，這卻是1085發燙，同時是1.2V不能很好的發揮。。所以後來個人電路，採用2路LDO並行分立設計，獲得並行的3.3V與1.2V電壓。採用了ADJ的LDO，同款LM1084-ADJ搞定，以下圖所示：

（3）隨後又開始苛刻的追求，不單單追求代碼、電路的極致，也追求板卡尺寸，體積的極限。實在無法忍受2個LM1084-ADJ那麼龐大的體積，以及發熱量、以及價格。因而轉手準備使用DCDC來設計。這裏我採用了1塊多的MP2214，2路並行DCDC實現3A的3.3V與1.2V電壓。這樣電路將變得很溫柔，絲毫沒有發熱，此外大大的下降了體積，一如既往。。。

（4）因而乎，從Cyclone III、Cyclone IV FPGA開始，還須要額外的2.5V的驅動電壓，這裏我採用了5毛錢的PAM3101DAB-250低壓差LDO，最大300mA，已經徹底夠FPGA使用。

此外，在前面的基礎上，又添加了自恢復保險絲，以防萬一，防止電路燒壞，自恢復保險絲給咱們帶來了極大的樂趣……關於保險絲該在D1前面仍是後面，官哥無心間看到個人電路，指點後認爲將保險絲放在電路的最前端可靠，也就是目前的設計，以下：

（5）不過仍是不知足現狀，2個DCDC仍是挺大的。。。價格也較高。。在電流需求較小的地方，索性採用3個低壓差LDO來完成電路的設計。。。我設計的工業相機用多個就是3個PAM3101DABXXX，以下所示。電路使用與比賽的呵呵，。，不過長時間測試，。，也很OK ，，木有問題，。，

（6）3路並行電源，仍是太臃腫有木有！！完美是沒有極限的，我依然須要改變。好比TI退出的FPGA電源管理芯片TPS75003，能同時輸出3A的3.3V、1.2V電壓，以及2.5V 300mA的電壓，。。。。但是價格有點貴，。。。。原理圖以下：

不過豁出去了，下次用75003試試看！！

 

 

大家採用的電源方案是蝦米？？？拿出來分享下？？？？？？

下一步，追求（1）價格（2）性能（3）體積（4）精簡度的電源設計！！！

原文來自於：http://blog.chinaaet.com/detail/36109