Verilog硬件描述語言

Verilog全稱是Verilog HDL(Hardware Description Language)設計   Verilog是一門類C語言，語法跟C相似，可是跟C語言又有本質的區別，它是設計硬件的語言，Verilog寫出的代碼都是有具體硬件實現的ip Verilog代碼是並行執行的io   Verilog HDL和VHDL是世界上最流行的兩種硬件描述語言。Verilog是IC設計的主流，VHD

>>阅读原文<<