【Verilog HDL 訓練】第 08 天（二進制、Johnson、環形計數器）

5月6日 計數器 1. 用verilog實現一個4bit二進制計數器。 a) 異步復位 b) 同步復位 input clk, rst_n; output [3:0] o_cnt; Verilog實現代碼： module count_2( input clk, input rst_n, output reg [3:0] o_cnt ) always @ (posedg

>>阅读原文<<