【Verilog HDL 訓練】第 02 天
1. 畫一下電路圖：CMOS反相器、與非門、或非門、三態輸出門、漏極開路門。 CMOS反相器電路由兩個增強型MOS場效應管組成。 上方爲P溝道增強型MOS管，下方爲N溝道增強型MOS管。 CMOS反相器電路由兩個增強型MOS場效應管組成，其中TN爲NMOS管，稱驅動管，TP爲PMOS管，稱負載管。 NMOS管的柵源開啓電壓UTN爲正值，PMOS管的柵源開啓電壓是負值，其數值範圍在2~5V之間。 所
相關文章
- 1. 【Verilog HDL 訓練】第 05 天
- 2. 【Verilog HDL 訓練】第 03 天
- 3. 【Verilog HDL 訓練】第 06 天（邊沿檢測）
- 4. 【Verilog HDL 訓練】第 08 天（二進制、Johnson、環形計數器）
- 5. Verilog 訓練 第五天
- 6. 【Verilog HDL 訓練】第 14 天（glitch-free的兩個時鐘切換電路）
- 7. Verilog HDL概述
- 8. Verilog HDL、Verilog-A、Verilog-AMS筆記
- 9. FPGA延時(Verilog HDL)
- 10. XLINUX-FPGA開發-語法篇-Verilog HDL-Verilog HDL基礎知識
- 更多相關文章...
- • 第一個MyBatis程序 - MyBatis教程
- • 第一個Hibernate程序 - Hibernate教程
- • Spring Cloud 微服務實戰(三) - 服務註冊與發現
- • YAML 入門教程
相關標籤/搜索
每日一句
-
每一个你不满意的现在，都有一个你没有努力的曾经。
歡迎關注本站公眾號,獲取更多信息
相關文章
- 1. 【Verilog HDL 訓練】第 05 天
- 2. 【Verilog HDL 訓練】第 03 天
- 3. 【Verilog HDL 訓練】第 06 天（邊沿檢測）
- 4. 【Verilog HDL 訓練】第 08 天（二進制、Johnson、環形計數器）
- 5. Verilog 訓練 第五天
- 6. 【Verilog HDL 訓練】第 14 天（glitch-free的兩個時鐘切換電路）
- 7. Verilog HDL概述
- 8. Verilog HDL、Verilog-A、Verilog-AMS筆記
- 9. FPGA延時(Verilog HDL)
- 10. XLINUX-FPGA開發-語法篇-Verilog HDL-Verilog HDL基礎知識