靜態時序分析——Clocl Gating check

門控時鐘是RTL級進行低功耗設計的最常用方法，能夠有效降低動態功耗。在實際使用中，一般用ICG（集成門控時鐘單元）來完成clock gating。ICG電路和時序如下： 通常來說，工藝庫已經集成了ICG，在做門控時鐘的時候其實不用考慮那麼多。如果在實際設計中，工藝庫未提供ICG，需要自己搭建一個門控時鐘電路，那麼在佈局佈線的時候可能要注意，不能將期間擺的太遠，否則線延遲等會讓這個結構失去其意義。

>>阅读原文<<