CXD301：不同軟版本情況運行程序的Modelsim仿真

Q： 杜老師，您好！ 我購買的CXD301在使用配套的Verilog程序仿真時出現問題，在載波同步程序仿真時激勵文件爲VHDL格式，用modelsim仿真時出現如附件所示錯誤，這個是什麼原因造成的呢，我的軟件版本是ISE13.3和modelsim se10.2c，因爲ISE版本較低我重新建立了工程後添加了源文件，是哪裏需要設置嗎，另外我自己用Verilog寫的激勵文件可以正常仿真。   A： 你好

>>阅读原文<<