IC設計錯誤案例006：亞穩態導致的afifo非空即讀錯誤

亞穩態導致的異步fifo非空即讀錯誤 如下圖所示：在寫時鐘側，數據data_in同時將不同bit位的數據段寫入到兩個異步fifo，而在讀側，採用其中一個異步fifo中的非空信號empty取反產生讀使能ren，讀兩個異步fifo，此類設計，會偶發的出現異步fifo空讀中斷的情況，即其中一個異步fifo沒數據時，讀使能ren有效。 爲什麼會產生空讀現象呢？ 雖然在寫側數據時同時寫入的，但是因爲格雷碼跨

>>阅读原文<<