用Verilog實現接受0.5元，1元的可樂售賣機，單價2.5元，考慮找零和出貨。

第一步：畫出原理圖 第二步，將畫出的原理圖利用硬件語言實現 module fsm_cola_ctrl( input wire sclk, input wire rst_n, input wire [1:0]pi_money, output reg po_cola, output reg po_money ); reg [4:0] state; parameter IDLE

>>阅读原文<<