Xilinx基於MIG IP Core的DDR3設計【1】 -- 建立仿真平臺

在圖像拼接的工程中，前端相機生成圖像數據，需要對圖像數據進行緩存後，再根據後端標準的HDMI時序輸出圖像數據。在這個過程中，因爲前端相機的時鐘與後端HDMI輸出的時鐘是不相同的，爲了使輸出的圖像沒有像素丟失，所以需要將相機圖像先進行緩存，然後輸出。對於高清圖像，一幀圖像所佔用的存儲空間比較大，單獨依靠Xilinx器件內部的RAM是無法完成工作的，因爲FPGA內部的RAM在級聯以後對於佈局佈線過程是

>>阅读原文<<