Verilog HDL三種建模方式

模塊（module）是verilog HDL設計當中的基本組成單元，每個設計都是由一個或者多個模塊構成，爲了能更好地完成設計，我們先來學習模塊的寫法。 注意：在設計當中，應該在英文狀態下輸入，否則將會出現語法錯誤。Verilog HDL 是區分大小寫的。 模塊必須以關鍵字module開始，以關鍵字endmodule結束，例： module <模塊名> (<端口名稱，···，端口名稱>)； <端口方

>>阅读原文<<