VHDL入門基礎——語法規則（3）

VHDL基礎語法（3）——運算符篇 算術運算符 對象：signal or variable +：integer+integer 但如果事先調用ieee庫中std_logic_1164、std_logic_unsigned則可以是std_logic_vector+std_logic_vector、std_logic_vector+integer、integer+integer、integer+std

>>阅读原文<<