不一樣的verilog代碼風格看RTL視圖之一

剛開始玩CPLD/FPGA開發板的時候使用的一塊基於EPM240T100的板子，alter的這塊芯片雖然說功耗小體積小，可是資源仍是很小的，你寫點稍微複雜的程序，若是不注意coding style，很容易就溢出了。當時作一個三位數的解碼基本就讓我苦死了，對coding style的重要性也算是有一個比較深入的認識了。緩存 本文引用地址： http://www.eepw.com.cn/article

>>阅读原文<<