po一些verilog的代碼

與RAM進行讀寫的操作 下面是相關代碼，先是定義了幾個端口，ram的讀寫地址和寫/讀數據端口，輸入的ram_rd_data是沒用到的。 上面的代碼實現了使能判斷，記了個數。 下面的代碼實現在前32個時鐘週期內將寫的數據output到RAM裏面，後32個週期內將讀寫的地址output到RAM裏，就是簡單的累加運算。 輸出的是 這裏有一個問題： 這裏沒有read的代碼，如何read？（不需要寫？本身就

>>阅读原文<<