利用VMM建立基於事務的層次化驗證平臺

摘要：VMM是一種基於 SystemVerilog語言的驗證方法學，它通過引入斷言、抽象化、自動化與重用這四種機制提高了項目驗證的生產率。本文通過一個實例介紹怎樣利用VMM建立基於事務的可重用的層次化驗證平臺。 　　0引言： 　　隨着集成電路深亞微米時代的到來，集成電路的規模不斷擴大，促進了系統級芯片 SoC（Systems-ON-a- Chip）的發展和應用。通常一個 SoC芯片的規模在幾百萬門

>>阅读原文<<