FPGA中阻塞賦值與非阻塞賦值原理實驗

實驗目的：掌握阻塞賦值與非阻塞賦值的區別 1.實驗原理： 在Verilog HDL語言中，信號有兩種賦值方式：非阻塞賦值和阻塞賦值； 其中有兩個要點： 1.在描述組合邏輯的always塊中用阻塞賦值，則綜合成組合邏輯的電路結構； 2.在描述時序邏輯的always塊中用非阻塞賦值，則綜合成時序邏輯的電路結構。 以下縮寫詞定義： RHS-賦值等號右邊的表達式或變量。 LHS-賦值等號左邊的表達式或變量

>>阅读原文<<