6.FPGA_Verilog流水線流水燈

功能：間隔時間爲1s，4個led燈逐個點亮，循環往復 描述：定義一個1s計數器來控制燈的亮滅 時序圖如下圖所示： 代碼： module run_led( input wire sclk , input wire rst_n , output reg led0 , output reg led1 , output reg led2 , output reg led3 ); parameter max

>>阅读原文<<