跨時鐘域處理

時鐘對於FPGA就像我們的心臟，時刻控制着「跳動」的頻率以及「血液」的流速；時鐘域好比通過心臟的血液血型，不同血型的血液會產生排斥作用。在設計中建議時鐘越少越好，好比於人有兩個甚至更多的心臟，其內臟工作將會多麼混亂。但是某些情況下多時鐘又不可避免，比如從FPGA外部輸入的數據，其自帶有個隨路時鐘，數據終歸要在FPGA內部時鐘域下處理，這來自外部的「血液」如何處理才能與內部的「血液」融合呢？配對及轉

>>阅读原文<<