Verilog實現單週期CPU(部分MIPS指令集的指令)

這學期比較忙，好久沒發博客了，先附上源碼，等過完期末再補全博文 源碼連接：https://github.com/AlexZhang267/Single-Cycle-CPU 注：我是在編輯器中寫的，用Icarus Verilog編譯運行的，沒用vivado。git 單週期，沒有pipeline，太簡單了。。。不想寫說明了，就是對着這張圖寫的。 github

>>阅读原文<<