Setup 和Hold （建立時間和保持時間）解析

 Setup 和Hold （建立時間和保持時間）解析   本文轉載自博客：https://blog.csdn.net/fbiciaccc/article/details/52683901 STA分析是基於同步電路設計模型的，在數據輸入端，假設外部也是同時鐘的寄存器的輸出並且經過若干組合邏輯進入本級，而輸出也被認爲是驅動後一級的同時鐘的寄存器。在不設置約束的情況下，純組合邏輯的輸入->輸出不得超過一

>>阅读原文<<