Xilinx RS編碼IP核仿真驗證
最近做的項目中用到了RS編碼，FPGA代碼中是通過調用Reed-Solomon Encoder IP核來實現的。這裏以R-S（255，223）爲例，分別對單通道和多通道兩種情況進行了仿真驗證，下面給出具體的fpga ip核配置以及仿真結果。 （一）單通道 FPGA中RS IP核的配置如下圖所示： 標註1：編碼說明，這裏選擇Custom，後面將與CCSDS進行對比。 標註2：符號寬度：這裏選擇8。
相關文章
- 1. Xilinx RS編碼IP核仿真驗證
- 2. Xilinx Vertex5 DDR2 SDRAM IP核仿真教程
- 3. modelsim 獨立仿真 Xilinx IP核
- 4. Xilinx FPGA中RS編碼IP核之Generator Start
- 5. 驗證、仿真
- 6. Modelsim中仿真IP核
- 7. 使用Modelsim獨立仿真Altera及Xilinx IP核
- 8. 用modelsim仿真xilinx RAM IP核的方法
- 9. modelsim 仿真 altera ip 核
- 10. Inter FPGA FIFO IP 核仿真
- 更多相關文章...
- • XML 驗證 - XML 教程
- • DTD 驗證 - DTD 教程
- • Scala 中文亂碼解決
- • IntelliJ IDEA代碼格式化設置
相關標籤/搜索
每日一句
-
每一个你不满意的现在，都有一个你没有努力的曾经。
歡迎關注本站公眾號,獲取更多信息
