Xilinx Vertex5 DDR2 SDRAM IP核仿真教程

時間 2020-12-25

標籤 Xilinx FPGA DDR2 SDRAM IP核简体版

原文原文鏈接

在項目中使用Xilinx DDR2 SDRAM IP核之前，首先對該IP核進行仿真以瞭解IP核的時序和工作方式。本人最近在使用Vertex5 版本的ddr2 SDRAM核，並使用ISE14.7版本生成；仿真工具使用modelsim SE.雖說官方有文檔告訴我們如何進行仿真該IP核，但是具體到實踐中還是走了不少彎路，寫此博客的目的就是將仿真該IP核的過程記錄下來，防止自己以後遺忘，同時如果能給看到

>>阅读原文<<

1. Alreta DDR2 IP 核仿真測試
2. Xilinx RS編碼IP核仿真驗證
3. modelsim 獨立仿真 Xilinx IP核
4. Modelsim中仿真IP核
5. 【SDRAM/DDR】之六從SDRAM到DDR2
6. 使用Modelsim獨立仿真Altera及Xilinx IP核
7. 用modelsim仿真xilinx RAM IP核的方法
8. modelsim 仿真 altera ip 核
9. Inter FPGA FIFO IP 核仿真
10. XILINX DDR4 SDRAM（MIG）筆記
更多相關文章...
• Maven 教程 - Maven教程
• Lua 教程 - Lua 教程
• Java 8 Stream 教程
• YAML 入門教程

相關標籤/搜索