Xilinx IP核使用(一)--FIFO

今天在將SRIO的數據存入FIFO後，然後把FIFO中的數據不斷送入FFT進行運算時，對於幾個控制信號總產生問題。所以單獨對FIFO進行了仿真。原來感覺FIFO的幾個參數端口一目瞭然啊，還需要什麼深入瞭解嗎，在實驗發生問題才知道當時的想法多麼幼稚啊。 下面對xilixn FIFO核進行下簡單說明，配上仿真時序圖和源代碼，描述的還是比較清晰的。希望對和我一樣剛接觸FPGA不久的同學能有一點點幫助^_

>>阅读原文<<